Hace algunos meses nos enteramos que AMD se encuentra trabajando en Piledriver, su nueva arquitectura que remplazará a la actual Bulldozer, y que será estrenada en los nuevos CPUs Vishera y Trinity (también en los CPU para servidores Sepang y Terramar).

Los de CPU World nos traen un resumen con las nuevas características de Piledriver, extraídas de la Guía de optimización de software para los microprocesadores AMD Familia 15H, documento en el que se describen algunas de las características de los microprocesadores AMD basados en las futuras arquitecturas Piledriver (1xh/2xh) y Steamroller (3xh/4xh).

Entre las nuevas características de los futuros microprocesadores basados en la arquitectura Piledriver (Vishera, Trinity, Sepang y Terramar) tenemos el soporte a cálculos de punto flotante de 16 bits, las instrucciones VCVTPH2PS y VCVTPS2PH (usadas para convertir instrucciones de punto flotante al nuevo formato de 16 bits o viceversa). También tenemos a las nuevas instrucciones FMA3 (AVX 2.0), Bit Manipulation Instructions (BMI), y Trailing Bit Manipulation Instructions (TBM).

Aparte de los nuevos juegos de instrucciones, la nueva arquitectura de AMD mejorará sus cache L1 y L3, lo cual mejorará la efectividad y rendimiento por ciclo (IPC) del chip; además vemos la introducción del nuevo IOMMU 2.0 (nueva versión de VT-d o virtualización de dispositivos), sobre el cual no quedan claras cuales serán sus novedades.

Por último tenemos que la gama alta de microprocesadores basados en Piledriver tendrán hasta 5 módulos (10 núcleos de procesamiento de enteros) y un controlador de memoria integrado (IMC) de cuádruple canal (Trinity conservará un IMC doble canal).

Hemos elaborado una tabla con las nuevas características de los próximos microprocesadores basados en la nueva arquitectura Piledriver de AMD:

Link: Features of AMD Piledriver processors  (CPU World)

Pueden también comentar esta noticia en nuestro foro.