Hoy por fin debuta el esperado nuevo APU de AMD conocido por el nombre código Trinity, APU comercialmente denominado AMD A-Series de 2º generación; los cuales combinan núcleos x86 basados en la nueva micro-arquitectura Piledriver, el nuevo Unified NorthBridge (UNB) y la arquitectura gráfica VLIW4; y persiguen inicialmente conquistar el mercado de los equipos portátiles: notebooks y Ultrathins.

Los nuevos APU (Accelerated Processing Unit) “Trinity” están conformados por un total de 1303 millones de transistores fabricados con el proceso de manufactura de 32nm HKMG de GlobalFoundries, concentrados en un área de 246mm², área apenas mayor a los 228mm² de su antecesor: el APU Llano. Los APU Trinity inicialmente están disponibles en tres versiones:

• Trinity: APU con un TDP de 35W dirigido a notebooks.
• Trinity-LV: APU con un TDP de 25W dirigido a Ultrathins de alto rendimiento.
• Trinity-ULV: APU con un TDP de 17W dirigido a Ultrathins con mayor autonomía.

Los APU Trinity junto al conocido chipset AMD A70M “Hudson-M3” FCH (Fusion Controller Hub), conforman la nueva plataforma Comal, plataforma que estará vigente por alrededor de un año, y que será remplazada en algún momento del próximo año por la nueva plataforma Indus (APUs Kaveri + chipset A70M).

La plataforma AMD Comal (APU Trinity + chipset A70M).

Lamentablemente tendremos que dar inicio a la parte técnica de este artículo con la descripción de cada uno de los componentes del APU Trinity, los que trabajando en conjunto conforman la visión de lo que AMD piensa será el futuro de la computación, visión que el resto de la industria al parecer comparte.

El die de Trinity.

Antes de proseguir hemos elaborado una tabla con las especificaciones de Trinity, comparándolas ante Llano, Zambezi, y las pocas especificaciones conocidas del sucesor de Zambezi conocido como Vishera:

La micro-arquitectura Piledriver

Piledriver es el nombre código para la arquitectura modular con procesamiento CMT (Cluster Multi Threading) de 2º generación de AMD, arquitectura cuyo primer exponente fue la micro-arquitectura Bulldozer, la cual debutó el año pasado con los microprocesadores Zambezi (AMD FX-Series). Piledriver mejora muchos de los puntos débiles presentes en su antecesor, enfocándose en reducir el consumo y fugas de energía, a la vez que se incrementa el rendimiento por ciclo.

El módulo Piledriver.

Entre las mejoras que trae la nueva micro-arquitectura Piledriver en comparación con Bulldozer tenemos:

Esquema de caches mejorado

AMD mejoró sensiblemente su esquema de caches a fin de mejorar la intercomunicación entre los 2 ALUs (núcleos x86 Piledriver) y la unidad de punto flotante (Flex-FP) del nuevo módulo Piledriver a la vez que se incrementa su rendimiento; tanto los caches de 1º y 2º nivel (L1 y L2) poseen menores latencias (aunque AMD no especifica cifras exactas); el cache L1 de datos duplica su tamaño en relación con el módulo Bulldozer, esto busca reducir el número de cache misses (datos no encontrados en el L1) y por ende incrementar el rendimiento.

Mejoras a las unidades compartidas del módulo

Al igual que en Bulldozer, Piledriver comparte muchas unidades de hardware entre los dos ALUs y la FPU presentes en el módulo; las cuales han sido fortalecidas a fin de mejorar el rendimiento; entre las principales mejoras podemos mencionar:

• Nueva unidad de predicción de saltos (incrementa la eficiencia en la predicción de saltos condicionales).
• Scheduler mejorado (planificador de instrucciones de enteros y de punto flotante).
• Pre-fetcher por hardware mejorado (mayor velocidad en la obtención de datos).
• Nuevo decodificador x86 (4 por módulo, con soporte a las nuevas instrucciones FMA3 y F16C).
• Instruction retire mejorado (mayor velocidad de ejecución de instrucciones fuera de orden (OOO), división de enteros y punto flotante).
• Unidad de punto flotante Flex-FP mejorada (con mayor rendimiento y compatible con el nuevo juego de instrucciones AVX1.1).

Unified NortBridge (UNB)

AMD elimina el uso del bus HyperTransport, en su lugar usa al bus PCIe como medio de interconexión con los dispositivos de entrada/salida; además en su interior tenemos al nuevo controlador de memoria integrado (IMC) DDR3-1866 (DDR3-1600 en su versión para portátiles) con soporte a memorias de 1.25V, el cual ha sido optimizado para ofrecer un mayor ancho de banda a sus módulos Piledriver y a su núcleo gráfico, para este último se ha diseñado un canal de acceso denominado Radeon Memory Bus (RMB), el cual conecta al controlador de memoria principal con el controlador de memoria gráfica en el IGP.

UNB además soporta direccionamiento x86 unificado a través de su interfaz IOMMU 2.0, por lo que es posible acceder a las direcciones de memoria del IGP desde el espacio de direcciones x86; aunque para usar esta funcionalidad se requiere de Windows 8 y distribuciones Linux con kernel actualizados.

El IGP/iGPU Thames

Thames es el nuevo nombre código del GPU con arquitectura VLIW4 usado en el APU Trinity, el cual está conformado por 6 unidades SIMD, cada una conformada por 8kB de L1, 16 shaders VLIW4 (los que a su vez están conformados por 4 ALUs cada uno) y 4 unidades de textura (TMU); lo que nos daría un total de 384 shader processors y 24 unidades de textura, además posee dos controladores de memoria gráfica doble canal (cada uno conformado por 2 controladores de 32 bits con 128kB de L2 cada uno “512kB L2 en total”) cada uno con 4 ROPs (8 ROPs en total).

El IGP Thames posee una nueva unidad de teselado con mayor rendimiento a la usada en Llano, además incluye la nueva unidad AMD Media Accelerator, la cual está conformada por el más reciente motor de video acelerado por hardware (UVD “Unified Video Decoder”) y la unidad de encoding de videos acelerada por hardware (VCE “Video Codec Engine”) presentes en los recientes GPUs AMD Radeon HD 7000 Series basados en la arquitectura Graphic Core Next (GCN); además posee 4 controladores de pantalla siendo compatible con el modo multi-monitor Eyefinity4 (4 pantallas).

En cuanto a sus capacidades de cómputo acelerado por GPU (GPGPU), Thames es capaz de ofrecer una potencia de 736GFlops en cálculos de precisión simple y de 46GFlops en cálculos de doble precisión (Llano no soporta cálculos en doble precisión), lo cual convierte a Thames en el primer GPU de la industria con soporte a cálculos de doble precisión (los IGP de Ivy Bridge únicamente soportan cálculos de precisión simple).

Existirán 3 variantes del núcleo Thames:

• Thames XT: 6 SIMDs/384 shaders/24 TMUs/8 ROPs.
• Thames Pro: 4 SIMDs/256 shaders/16 TMUs/8 ROPs.
• Thames LE: 3 SIMDs/192 shaders/12 TMUs/8 ROPs.

AMD Dual Graphics 2.0

Gracias a la tecnología Dual Graphics 2.0, será posible usar el poder de gráficos 3D y de cómputo del IGP para incrementar el rendimiento de los GPUs dedicados AMD Radeon HD 7000M Series para portátiles que coincidentemente comparten el mismo nombre código del IGP de Trinity: AMD Thames (Turks) “Radeon HD 7600M/7500M Series” y Seymour (Caicos) “Radeon HD 7400M Series” en una especie de modo multi-GPU CrossFireX híbrido entre ambos núcleos gráficos.

Turbo Core 3.0

La nueva tecnología Turbo Core 3.0 hace uso de la tecnología Resonant Clock Mesh, la cual actúa como un péndulo electrónico tanto sobre el módulo Piledriver como sobre el núcleo gráfico a fin de reducir el consumo entre 10% a 24%; este ahorro de consumo es usado por AMD para ofrecer un modo Turbo más agresivo y con un mejor tiempo de respuesta, el cual se adapta casi de inmediato y automáticamente al tipo de tarea que estén ejecutando tanto el microprocesador como su núcleo gráfico, ofreciendo el mayor rendimiento posible, pero sin sacrificar la autonomía del equipo.

Los nuevos socket

Los nuevos APU Trinity debido a sus profundos cambios introducen nuevos socket: FS2 (FS1r2/FS1+) y FP2; el primero será usado por Trinity en su versión para notebooks (35W TDP), mientras que FP2 (BGA) será usado en las variantes Trinity-LV y Trinity-ULV para Ultrathins. AMD no ha sido claro con respecto a la retro-compatibilidad con el socket FM1 usado por los APU Llano, pero suponemos que el haber remplazado al bus HyperTransport por las nuevas interconexiones basadas en PCIe, hará que no sea posible usar un APU Trinity en el viejo socket FS1.

Los primeros APU AMD A-Series de 2º Generación

Hoy AMD presenta cinco APUs A-Series de 2º generación basados en Trinity, los que estarán presentes en una amplia variedad de notebooks y Ultrathins. AMD promete que ellos ofrecerán un mejor rendimiento general que el de sus populares APU Llano, promesa que nos encargaremos de comprobar en nuestro review a una de las primeras portátiles basadas en Trinity.

Para terminar les dejamos las especificaciones de los 5 nuevos APUs Trinity lanzados por AMD:

También pueden comentar en nuestro foro.