La micro-arquitectura Intel Haswell: Parte 3

Más novedades de lo nuevo en microprocesadores que nos tiene preparado Intel para el próximo año.

El evento IDF 2012 inició ayer, e Intel continua brindándonos nuevos detalles de su micro-arquitectura Haswell. Antes de continuar leyendo esta tercera y última parte, les recomendamos leer nuestros dos artículos anteriores (parte 1 y parte 2).

Transactional Synchonization eXtensions (TSX)

Podríamos definir a TSX como nuevas instrucciones enfocadas a incrementar el rendimiento de las aplicaciones multi-hilo, al mejorar la sincronización entre los diversos hilos de ejecución repartidos entre los múltiples núcleos del microprocesador, detectando automáticamente y en “tiempo real” los conflictos de datos entre los hilos de ejecución (Elided Locks) y en las regiones de memoria cache y DRAM asociadas (Restricted Transactional memory), al actuar directamente sobre los registros de datos.

Esto se logra con una unidad Lock Elision física (Hardware Lock Elision), la que se encarga de esta tarea enteramente en hardware, reduciendo considerablemente el número de cálculos desperdiciados en la sincronización de datos (menor tiempo de ejecución), a la vez que proporciona un ahorro significativo en el ancho de banda interno.

Advanced Vector Extensions 2.0 (AVX2)

Gracias a las nuevas dos unidades FMA de 128 bits por núcleo que posee Haswell, Intel promete prácticamente duplicar el rendimiento de las operaciones vectoriales con enteros (precisión simple o SP) en relación con Ivy Bridge al poder ejecutar instrucciones SSE de 256 bits (Ivy Bridge está limitado a 128 bits). Esto se logra gracias a la adición de una unidad de procesamiento de enteros (ALU) a los registros de 128 bits de sus unidades FMA.

FMA3 (Fused Multiply-Add)

Las unidades FMA de Haswell también son capaces de ejecutar instrucciones FMA3, las que están destinadas a ofrecer un rendimiento superior en operaciones de punto flotante; pues es capaz de ejecutar ocho operaciones de precisión simple o cuatro de doble precisión (DP) por ciclo.

Esto se logra gracias a la capacidad de ejecutar operaciones de multiplicación y suma fusionadas en una única operación (por ejemplo: (a*b)+c); pudiendo ejecutar un total de 20 variaciones aplicadas tanto a cifras positivas como negativas.

Otras nuevas instrucciones

Entre las demás nuevas instrucciones que trae Haswell podemos mencionar:

  • Gather Instructions (reunión de datos Dword “SP” y Qword “DP” en un registro vectorial).
  • Bit Manipulation Instructions “BMI” (15 nuevas instrucciones dedicadas a la manipulación de campos arbitrarios de bits).
  • MOVBE (Intercambian el orden de los datos “bytes” almacenados en las unidades de carga y almacenamiento “load/store”).

Las nuevos juegos de instrucciones de Haswell podrán ser usadas por las futuras aplicaciones compiladas con los compiladores Intel Compiler 13.0, GCC 4.8 y Visual Studio 2012 y superiores.

El controlador de memoria integrado (IMC)

Al parecer no existirán demasiados cambios con respecto al controlador de memoria integrado en Haswell; al igual que el presente en Ivy Bridge, Haswell posee un controlador de memoria integrado (Integrated memory Controller “IMC”) de doble canal, el cual su frecuencia es aún mantenida en secreto por Intel, pero lo más probable es que sea DDR3-1866 o DDR3-1600.

El controlador PCIe integrado

Al igual que en las arquitectura Core de tercera generación “Ivy Bridge”, Haswell posee un controlador PCIe 3.0 integrado, este controlador cuenta con un total de 16 líneas PCIe dedicadas para adaptadores gráficos (tarjetas de video); las que pueden ser usadas en los modos 1x16X o 2x8X o 8X/4x/4x, soportando configuraciones multi-GPU 3-Way SLI (Nvidia) o CrossFireX (AMD).

Los nuevos chipsets (PCH) 8 Series

A nivel de características no hay mucho de qué hablar sobre los nuevos chipsets 8 Series “Lynx Point” de Intel, salvo que serán los primeros chipsets de Intel fabricados con el proceso de manufactura de 32nm (los chipsets 5, 6 y 7 Series están fabricados con el proceso de manufactura de 65nm).

Los nuevos chipsets mantienen un bus interno de comunicación directa con el bus DMI (Direct Media Interface) presente desde los microprocesadores Core de primera generación (Nehalem).

Los microprocesadores Intel basados en Haswell

Al igual que en las otras micro-arquitecturas de Intel, existirán muchos microprocesadores basados en la micro-arquitectura Haswell, cuyos nombres código serán:

  • Haswell-DT (equipos de escritorio socket LGA 1150).
  • Haswell-MB (equipos portátiles).
  • Haswell-ULT (ultrabooks).
  • Haswell-E (equipos de escritorio socket LGA 2011 “no retro-compatible con el actual socket LGA 2011”).
  • Haswell-EN (servidores mono-socket).
  • Haswell-EP (servidores doble socket).
  • Haswell-EX (servidores cuádruple socket).

 

-----------------------

También pueden comentar en nuestro foro.

powered byDisqus