Amenadiel

El cual en un momento tacharon de ineficiente

El estilo Core 2 de repartir el caché entre núcleos de un procesador consistía en un caché L1 exclusivo para cada núcleo, mientras que cada par de éstos tenía acceso a un fondo común de caché L2, que utilizaban para comunicarse entre sí.

Por la contrapartida, el enfoque de AMD utilizado por ejemplo en el Phenom, tiene así mismo un caché L1 exclusivo de instrucciones y datos, más un caché L2 también exclusivo para datos, y finalmente un caché L3 compartido entre todos los núcleos.

Pese a que Intel tachó de ineficiente, en su momento, el enfoque de AMD, pareciera que finalmente el Nehalem usará el mismo estilo.



Cada núcleo tendrá acceso a un caché L2 exclusivo de 256Kb, mientras que el conjunto de dos, cuatro u ocho núcleos dependiendo del modelo, compartirá un gran caché L3 de 8MB. Tiene mucho sentido si se piensa que hay datos que cada núcleo necesita para sí mismo, mientras que otros son requeridos por alguno de sus vecinos. De esta manera, no se revuelven ambos tipos en una misma mezcolanza.


Fuente: RegHardware

__________________

Puerta

aaah copiones...¡¡¡

t.p_override

jajaja a los de intel les salio el tiro por la kulata en un momento kritikaron y
alfinal terminaron usandolo ............ nunka eskupas al cielo porke te kae en el ojo.......xD xD

__________________
'' La vida consta de dos cosas AMD X2 ''

Nacho_Tyr

y por que no hacer una l2 grande compartida??

cmauricio827

jajaja....como dicen por ahi.....
"Nunca digas nunca"
"De esta agua no bebere"

!!!Esperar a ver el rendimiento final del Nehalem!!!

__________________
...!He aquí, el campo blanco está ya para la siega; por tanto, quien deseare cosechar, meta su hoz con su fuerza y siegue mientras dure el día, a fin de que atesore para su alma la salvación sempiterna en el reino de Dios!...

Metro

Ojo que "imitar" es solo bastante amplio yo diria que solo es parecido hay un monton de diferencias en ambas arquitecturas (en el cache), pronto mas informacion

__________________

chapinmercenario

Ahhhha como que Intel copiando. Jajajajaja esa es una de sus especialidades.

__________________
Desde Guate, para Latinoamerica.

Polímero

Mmmm.. Si lo implementan bien, ¿Porqué no usarlo? además no me creo que sea idéntico al sistema de AMD... de otra forma estarían liquidados (a AMD no le resultó muy bien que digamos, su caché L3 )
----
¿Qué es lo que sabemos exactamente de Nehalem, a día de hoy? No me he podido enterar de mucho...

__________________

[LuJEDIm]

jajajajajajaja, Intel imitará el cache de Phenom (y el L3 compartido) en Nehalem mientras que AMD va a quitarlo

__________________

[VJ]

256 KB de caché L2 por core

__________________

Polímero

...No pueden ser TAN cagones... o el algoritmo para manejar la L3 es de otro mundo? O no se necesita mucha L2, gracias al controlador de memoria integrado?

Estoy que me tiro al pozozippy...

__________________

FCKGW

Yo creo que si, pero pensandolo bien no, ¿o si?... weno ya, pero no siempre, o mejor aun,casi nunca, no mejor no...¿o si?
no mejor no...

KeKo Jones

Se nos fastidio el SuperPI Con solo 256kb de L2 debe haber mas
movimiento de datos hacia L3 y eso debe causar lentitud. Eso creo.

__________________


No olvides visitar mi pagina

Metro

Intel solto mas slides hoy, a ver si escribimos algo (no puedo yo por tiempo) saludos

__________________

ABZERO

De una manera discreta realizo un fiel copia de lo que mostro AMD. el asunto no es que sea o no copia si no que tan bien rinde a comparacion de el otro.

__________________
No por mucho Mega Ram, Carga Windows mas temprano ..!!!!

x

Lo que hizo Intel no fue agregar un L3, sino que un pequeño caché "L1.5" entre el L1 y el L2 del Core 2. Probablemente no es muy factible hacer un caché L2 grande y que se comparta entre 4 cores.

De todas formas no es nada nuevo para Intel, es la estructura de caché del Itanium (aunque no compartida). Sería interesante saber si, al igual que el Itanium, la FPU solo podrá leer del L2 y no del L1.

Tbon

eso lo demostro el k8 por alla por el 2003

en todo caso la cache es mas menos transparente, la idea de agregar un nivel mas es para tener cache compartida y cache exclusiva aparte de la L1, el Core2 tiene la "pana" de tener solo L2 compartida y como la L1 se copia entera a la L2 queda una ensalada mas o menos, con cache exclusiva en L2 pueden trabajar mas ordenados.

NoT-FoR-YoU

lo uniico que puedo decir es

Maverick_XP

La "reducción" a 256 KB de L2 es por el controlador de memoria integrado. Ya no habrá tanta latencia asociada al acceso de ram. Lo que tiene ansioso es ver justamente estas latencias, pues ya estaban comparables las latencias de amd e intel, siendo que intel aún usa fsb. Ahora con esto capaz que se escapen de amd. Por lo pronto, la L3 debían implementarla a lo AMD sí o sí, por lo que dijo tbon de la mezcla de datos que hay en la L2 compartida.

__________________


AMD Athlon_XP Powered |nVIDIA GeForce 6600GT Harnessed |Creative SoundBlaster Audigy 2 ZS Tormented®|VIA KT600 Pumped

AMD Phenom X3 Powered |ATi Radeon HD4830 Fueled |Creative SoundBlaster Audigy 2 ZS Tormented®|AMD 770 Pumped

Polímero

x2... Me huele a arrancada con los tarros de Intel, otra vez... Con un acceso memoria sin las restricciones de hoy, el rendimiento se irá a las nubes...

__________________